Docket No.: 67161-099 **PATENT**

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of Customer Number: 20277

Takuya ARIKI Confirmation Number:

Serial No.: Group Art Unit:

Filed: September 10, 2003 Examiner: Unknown

For: REFERENCE VOLTAGE GENERATING CIRCUIT CAPABLE OF CONTROLLING

TEMPERATURE DEPENDENCY OF REFERENCE VOLTAGE

CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop CPD Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicant hereby claims the priority of:

Japanese Patent Application No. 2003-107758, filed April 11, 2003

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

tephen A. Becker

Registration No. 26,527

600 13th Street, N.W. Washington, DC 20005-3096

(202) 756-8000 SAB:tlb Facsimile: (202) 756-8087

Date: September 10, 2003

47141-099 ARIKI September 10,2003

日 本 許 国 特

JAPAN PATENT OFFICE

McDermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 4月11日

出 番 願

Application Number:

特願2003-107758

[ST.10/C]:

[JP2003-107758]

出 人 Applicant(s):

株式会社ルネサステクノロジ

2003年 6月10日

特許庁長官 Commissioner, Japan Patent Office



特2003-107758

【書類名】

特許願

【整理番号】

542458JP01

【提出日】

平成15年 4月11日

【あて先】

特許庁長官殿

【国際特許分類】

G11C 7/04

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

有木 卓弥

【特許出願人】

【識別番号】

503121103

【氏名又は名称】 株式会社ルネサステクノロジ

【代理人】

【識別番号】 100064746

【弁理士】

【氏名又は名称】 深見 久郎

【選任した代理人】

【識別番号】

100085132

【弁理士】

【氏名又は名称】 森田 俊雄

【選任した代理人】

【識別番号】 100083703

【弁理士】

【氏名又は名称】 仲村 義平

【選任した代理人】

【識別番号】 100096781

【弁理士】

【氏名又は名称】 堀井 豊

【選任した代理人】

【識別番号】 100098316

【弁理士】

【氏名又は名称】 野田 久登

【選任した代理人】

【識別番号】 100109162

【弁理士】

【氏名又は名称】 酒井 將行

【手数料の表示】

【予納台帳番号】 008693

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 基準電圧発生回路

【特許請求の範囲】

【請求項1】 正の温度特性を有する第1の定電流を出力する第1の定電流 回路と、

負の温度特性を有する第2の定電流を出力する第2の定電流回路と、

前記第1および第2の定電流を、前記正の温度特性と前記負の温度特性との間 の温度特性を有するような割合で合成することによって第3の定電流を生成する 電流合成回路と、

前記第3の定電流を電圧に変換することによって基準電圧を生成する電流-電 圧変換回路とを備える、基準電圧発生回路。

【請求項2】 前記電流合成回路は、

前記第1の定電流回路からのカレントミラー接続によって、前記第1の定電流 に第1の係数を乗じた第4の定電流を生成する第1のトランジスタと、

前記第2の定電流回路からのカレントミラー接続によって、前記第2の定電流 に第2の係数を乗じた第5の定電流を生成する第2のトランジスタと、

前記第4および第5の定電流が加算されて生成された前記第3の定電流を受ける第3のトランジスタとを含む、請求項1に記載の基準電圧発生回路。

【請求項3】 前記第1および第2のトランジスタは、チャネル幅とチャネル長との比を変更することができる、請求項2に記載の基準電圧発生回路。

【請求項4】 前記電流-電圧変換回路は、

前記電流合成回路からのカレントミラー接続によって前記第3の定電流を受けるトランジスタと、

前記第3の定電流を第1の電圧に変換する、温度依存性の小さな可変抵抗素子と、

前記第1の電圧を前記基準電圧として出力する基準電圧端子とを含む、請求項 1に記載の基準電圧発生回路。

【請求項5】 前記電流-電圧変換回路は、

バイアス電圧を発生するバイアス電圧発生部と、

前記第3の定電流を第1の電圧に変換する、温度依存性の小さな可変抵抗素子と、

前記バイアス電圧に前記第1の電圧を加算した第2の電圧を前記基準電圧として出力する基準電圧端子とを含む、請求項1に記載の基準電圧発生回路。

【請求項6】 前記電流-電圧変換回路は、

バイアス電圧を発生するバイアス電圧発生部と、

前記第3の定電流を第1の電圧に変換する、温度依存性の小さな可変抵抗素子と、

前記バイアス電圧から前記第1の電圧を減算した第3の電圧を前記基準電圧と して出力する基準電圧端子とを含む、請求項1に記載の基準電圧発生回路。

【請求項7】 前記電流-電圧変換回路は、

バイアス電圧を発生するバイアス電圧発生部と、

前記第3の定電流を第1の電圧に変換する、温度依存性の小さな可変抵抗素子と、

制御信号に応じて、前記バイアス電圧に前記第1の電圧を加算した第2の電圧 および前記バイアス電圧から前記第1の電圧を減算した第3の電圧のいずれか一 方を選択する選択部と、

前記選択部によって選択された前記第2または第3の電圧を前記基準電圧として出力する基準電圧端子とを含む、請求項1に記載の基準電圧発生回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、基準電圧発生回路に関し、より特定的には、半導体集積回路に用いられる基準電圧発生回路に関する。

[0002]

【従来の技術】

一般に、DRAM (Dynamic Random Access Memory) のような半導体集積回路では、外部から供給される電源電圧に基づいてまず基準電圧が生成され、この基準電圧をもとに数種類の内部電源電圧が生成される。つまり、内部電源電圧の精

度は、基準電圧の精度によって支配される。

[0003]

一方、半導体集積回路における技術傾向の一つとして低電圧化がある。半導体 集積回路の低電圧化が進むにつれて、今まで問題にならなかった基準電圧の温度 による変動が顕在化してくるようになった。

[0004]

特許文献1に記載された従来の基準電圧発生回路は、正の温度特性を有する第 1の電圧を発生する第1の電圧発生回路と、負またはゼロの温度特性を有する第 2の電圧を発生する第2の電圧発生回路と、第1および第2の電圧のうち高い方 の電圧を選択して基準電圧として出力するOR回路とを備える。

[0005]

【特許文献1】

特開2000-11649号公報(11-13頁、図2, 3)

[0006]

【発明が解決しようとする課題】

特許文献1に記載された従来の基準電圧発生回路は、低温領域において負またはゼロの温度特性を有し高温領域において正の温度特性を有する基準電圧を発生させることができるが、温度領域に対する温度特性が上記の温度特性に固定されてしまうという問題点があった。

[0007]

それゆえに、この発明の目的は、基準電圧の温度依存性を所定の正の温度特性 から所定の負の温度特性の間に設定可能な基準電圧発生回路を提供することであ る。

[0008]

【課題を解決するための手段】

この発明による基準電圧発生回路は、正の温度特性を有する第1の定電流を出力する第1の定電流回路と、負の温度特性を有する第2の定電流を出力する第2の定電流回路と、第1および第2の定電流を、先の正の温度特性と先の負の温度特性との間の温度特性を有するような割合で合成することによって第3の定電流

を生成する電流合成回路と、第3の定電流を電圧に変換することによって基準電 圧を生成する電流-電圧変換回路とを備える。

[0009]

【発明の実施の形態】

以下、この発明の実施の形態について図面を参照して詳しく説明する。なお、 図中同一または相当部分には同一符号を付してその説明は繰り返さない。

[0010]

[実施の形態1]

図1は、この発明の実施の形態1による基準電圧発生回路10の概略的な構成 を示したブロック図である。

[0011]

図1に示すように、実施の形態1の基準電圧発生回路10は、正の温度特性を有する定電流回路1と、負の温度特性を有する定電流回路2と、電流合成回路3と、電流一電圧変換回路4とを備える。ここで、「正の温度特性を有する」とは、温度が上昇するにつれて発生する電流が増大することを意味し、「負の温度特性を有する」とは、温度が上昇するにつれて発生する電流が減少することを意味する。

[0012]

正の温度特性を有する定電流回路1から出力された定電流I1、および負の温度特性を有する定電流回路2から出力された定電流I2は、ともに電流合成回路3に入力される。電流合成回路3は、定電流I1、I2を、定電流I1の正の温度特性から定電流I2の負の温度特性の間の温度特性となるような割合で合成することによって、特定の範囲内の温度依存性を有する定電流I=p・I1+q・I2(p, qは、ゼロの場合を含む係数)を出力する。定電流Iは、電流-電圧変換回路4に入力され、基準電圧VREFに変換される。

[0013]

このように、正の温度特性を有する定電流と負の温度特性を有する定電流とを その正の温度特性とその負の温度特性との間の温度特性となるような割合で合成 し、その合成された定電流を電圧に変換することによって、基準電圧の温度依存 性を特定の範囲内で任意に設定することが可能となる。

[0014]

以下、基準電圧発生回路 1 0 を構成する各回路の具体的な回路構成について詳細に説明する。

[0015]

図2は、この発明の実施の形態1による定電流回路1Aの回路構成を示した回路図である。

[0016]

図2に示す実施の形態1の定電流回路1Aは、電源ノードとノードN1との間に接続されゲートがノードN1に接続されたPチャネルMOSトランジスタ11と、電源ノードとノードN2との間に接続されゲートがノードN1に接続されたPチャネルMOSトランジスタ12と、電源ノードとPチャネルMOSトランジスタ12との間に接続された抵抗値R1の抵抗素子13と、ノードN1と接地ノードとの間に接続されゲートがノードN2に接続されたNチャネルMOSトランジスタ14と、ノードN2と接地ノードとの間に接続されゲートがノードN2に接続されたNチャネルMOSトランジスタ15とを含む。ノードN2から引き出された信号NCC1については、後の図4において述べる。

[0017]

NチャネルMOSトランジスタ14, 15はカレントミラー回路を構成し、N チャネルMOSトランジスタ14, 15のサイズ (チャネル幅とチャネル長との 比) は互いに等しい。そのため、PチャネルMOSトランジスタ11, 12の各 々には、同じ大きさの電流 I1が流れる。なお、NチャネルMOSトランジスタ 14, 15のチャネル幅は互いに等しく、これをnw1とおく。

[0018]

一方、PチャネルMOSトランジスタ11,12は、チャネル長は互いに等しいものの、チャネル幅pw1,pw2は互いに異なっており、pw1<pw2である。また、抵抗素子13の抵抗値R1は十分大きいため電流I1は微小電流となり、PチャネルMOSトランジスタ11,12はサブスレショルド領域で動作する。このとき、電流I1は次の式で表わせる。

[0019]

 $I 1 = S/R 1 \cdot l \circ g (p w 2/p w 1)$

ここで、Sはサブスレショルド係数,テーリング係数,Sファクタなどと呼ばれるMOSトランジスタの物理パラメータの一つである。ここでは、SをSファクタと呼ぶ。Sファクタは、S∝kT/q(k:ボルツマン係数,T:絶対温度,q:電荷素量)の関係を有し、正の温度特性を持つ。また、抵抗素子13はポリシリコン等から作られる抵抗素子であって、Sファクタに比べて温度係数が小さい。

[0020]

したがって、電流 I 1 の温度特性は、Sファクタの温度特性をほぼそのまま反映し、正の温度特性を有する。定電流回路 1 A のように、P チャネルM O S トランジスタ 1 1, 1 2 の動作ポイントをサブスレショルド領域に設定することで定電流を実現する定電流回路は、ウィーク・インバージョン型と呼ばれる。

[0021]

図3は、この発明の実施の形態1による定電流回路2Aの回路構成を示した回路図である。

[0022]

図3に示す実施の形態1の定電流回路2Aは、電源ノードとノードN4との間に接続されゲートがノードN3に接続されたPチャネルMOSトランジスタ21と、ノードN3とノードN5との間に接続されゲートがノードN4に接続されたPチャネルMOSトランジスタ22と、電源ノードとPチャネルMOSトランジスタ22との間に接続された抵抗値R2の抵抗素子23と、ノードN4と接地ノードとの間に接続されゲートがノードN5に接続されたNチャネルMOSトランジスタ24と、ノードN5と接地ノードとの間に接続されゲートがノードN5に接続されゲートがノードN5に接続されたNチャネルMOSトランジスタ25とを含む。ノードN5から引き出された信号NCC2については、後の図4において述べる。

[0023]

NチャネルMOSトランジスタ24,25はカレントミラー回路を構成し、N チャネルMOSトランジスタ24,25のサイズ(チャネル幅とチャネル長との 比)は互いに等しい。そのため、PチャネルMOSトランジスタ21, 22の各々には、同じ大きさの電流I2が流れる。なお、NチャネルMOSトランジスタ24, 25のチャネル幅は互いに等しく、これをnw2とおく。

[0024]

一方、PチャネルMOSトランジスタ21のサイズ,および抵抗素子23の抵抗値R2は、PチャネルMOSトランジスタ21のゲートーソース電圧がしきい値電圧Vthp近傍となるように設定されている。このとき、電流I2は、次の式で表わせる。

[0025]

I 2 = V t h p / R 2

MOSトランジスタのしきい値電圧は、通常-2mV/℃程度の負の温度係数を有する。また、抵抗素子23は、図2の抵抗素子13と同様、温度係数が小さい。

[0026]

したがって、電流I2の温度特性は、MOSトランジスタのしきい値電圧の温度特性をほぼそのまま反映し、負の温度特性を有する。定電流回路2Aのように、PチャネルMOSトランジスタ21の動作ポイントをしきい値近傍に設定することで定電流を実現する定電流回路は、しきい値型と呼ばれる。

[0027]

次に、定電流回路1Aによって生成された正の温度特性を有する定電流I1と 定電流回路2Aによって生成された負の温度特性を有する定電流I2とを、定電 流I1の正の温度特性から定電流I2の負の温度特性の間の温度特性となるよう な割合で合成することによって、特定の範囲内の温度依存性を有する定電流Iを 生成する電流合成回路3Aについて説明する。

[0028]

図4は、この発明の実施の形態1による電流合成回路3Aの回路構成を示した 回路図である。

[0029]

図4に示す実施の形態1の電流合成回路3Aは、電源ノードとノードN6との

間に接続されゲートがノードN6に接続されたPチャネルMOSトランジスタ31と、電源ノードとノードN7との間に接続されゲートがノードN6に接続されたPチャネルMOSトランジスタ32と、ノードN6と接地ノードとの間に接続されゲートが図2のノードN2から引き出された信号NCC1を受けるNチャネルMOSトランジスタ33と、ノードN6と接地ノードとの間に接続されゲートが図3のノードN5から引き出された信号NCC2を受けるNチャネルMOSトランジスタ34と、ノードN7と接地ノードとの間に接続されゲートがノードN7に接続されたNチャネルMOSトランジスタ35とを含む。NチャネルMOSトランジスタ33、34のチャネル幅nw3、nw4は、条件に応じて設定を変え得る。

[0030]

NチャネルMOSトランジスタ33と図2のNチャネルMOSトランジスタ14,15とはカレントミラー回路を構成し、チャネル長は互いに等しく、チャネル幅は、NチャネルMOSトランジスタ33がnw3で、NチャネルMOSトランジスタ24,25がnw1である。そのため、NチャネルMOSトランジスタ34には(nw3/nw1) I 1の電流が流れる。

[0031]

また、NチャネルMOSトランジスタ34と図3のNチャネルMOSトランジスタ24,25とはカレントミラー回路を構成し、チャネル長は互いに等しく、チャネル幅は、NチャネルMOSトランジスタ34がnw4で、NチャネルMOSトランジスタ24,25がnw2である。そのため、NチャネルMOSトランジスタ34には(nw4/nw2)I2の電流が流れる。

[0032]

したがって、PチャネルMOSトランジスタ31に流れる電流Iは、

 $I = p \cdot I \cdot 1 + q \cdot I \cdot 2$

となる。ただし、p=nw3/nw1,g=nw4/nw2である。

[0033]

PチャネルMOSトランジスタ31,32はカレントミラー回路を構成し、P チャネルMOSトランジスタ32にも電流Iが流れる。この電流Iは、たとえば カレントミラー回路を利用することによって取り出すことができる。カレントミラー回路は、ノードN6から引き出された信号PCCを共通ゲート信号として構成することもできるし、ノードN7から引き出された信号NCCを共通ゲート信号として構成することもできる。

[0034]

図5は、電流 I1, I2 および電流 Iの温度特性を示した図である。

[0035]

図5に実線で示した電流 I は、係数 p, q を調整することにより温度依存性を有さない電流 I を生成した場合である。この温度依存性を有さない電流 I は一例であって、係数 p を係数 q に比べて相対的に大きく設定することにより、図 5 に破線で示した電流 I u p のように正の温度特性を有する電流 I を生成することもできる。また、係数 q を係数 p に比べて相対的に大きく設定することにより、図 5 に破線で示した電流 I d o w n のように負の温度特性を有する電流 I を生成することもできる。

[0036]

[0037]

このように、図4に示したNチャネルMOSトランジスタ33,34のチャネル幅nw3,nw4を変化させて係数p,qをある割合で設定することにより、定電流Iの温度依存性を特定の範囲内で任意に設定することが可能となる。NチャネルMOSトランジスタ33,34のチャネル幅nw3,nw4を変化させる具体的な手段について、次の図6,7で説明する。ここでは、NチャネルMOS

トランジスタ33のチャネル幅を変化させる場合を例に説明する。

[0038]

図6は、チャネル幅を変化させることが可能なNチャネルMOSトランジスタ 部33Aの回路構成を示した回路図である。

[0039]

図6に示すように、NチャネルMOSトランジスタ部33Aは、NチャネルMOSトランジスタ101~103と、ヒューズ111~113とを含む。NチャネルMOSトランジスタ101~103は、ドレインが共通に接続され、ソースがヒューズ111~113の一方にそれぞれ接続され、ゲートが図2のノードN2から引き出された信号NCC1を受ける。ヒューズ111~113の他方は、接地ノードに接続される。

[0040]

NチャネルMOSトランジスタ101~103は、チャネル長が互いに等しく、チャネル幅は、NチャネルMOSトランジスタ101,102,103がそれぞれnw31,nw32,nw33である。図6のNチャネルMOSトランジスタ部33Aは、ヒューズ111~113を任意に溶断することによって、NチャネルMOSトランジスタ部33Aのチャネル幅を調節することができる。

[0041]

図7は、チャネル幅を変化させることが可能なNチャネルMOSトランジスタ 部33Bの回路構成を示した回路図である。

[0042]

図7に示すように、NチャネルMOSトランジスタ部33Aは、NチャネルMOSトランジスタ101~106を含む。NチャネルMOSトランジスタ101~103は、ドレインが共通に接続され、ソースがNチャネルMOSトランジスタ104~106のドレインにそれぞれ接続され、ゲートが図2のノードN2から引き出された信号NCC1を受ける。NチャネルMOSトランジスタ104~106は、ソースが接地ノードに接続され、ゲートが制御信号CONT1、CONT2、CONT3をそれぞれ受ける。

[0043]

NチャネルMOSトランジスタ104~106は、チャネル長が互いに等しく、チャネル幅は、NチャネルMOSトランジスタ104,105,106がそれぞれnw34,nw35,nw36である。図6のNチャネルMOSトランジスタ部33Bは、制御信号CONT1,CONT2,CONT3を制御してNチャネルMOSトランジスタ104~106を任意にオンオフすることにより、NチャネルMOSトランジスタ部33Bのチャネル幅を調節することができる。

[0044]

なお、NチャネルMOSトランジスタ101,102,103のチャネル幅 n w 3 1, n w 3 2, n w 3 3 は、互いに等しく設定する場合、または、たとえば 1:2:4の比となるように設定する場合などが考えられる。チャネル幅 n w 3 1, n w 3 2, n w 3 3 の比をある特定の比となるように設定すると、NチャネルMOSトランジスタ部 3 3 A, 3 3 Bのチャネル幅を広い範囲で調節すること が可能となる。

[0045]

また、NチャネルMOSトランジスタ部33A,33Bを組み合わせた回路構成も可能である。この場合、たとえば、テスト時に制御信号CONT1,CONT2,CONT3を調整して適切なチャネル幅を決定しておき、その後にヒューズを切断することが可能となる。

[0046]

次に、電流合成回路3Aによって生成された定電流Iを基準電圧VREFaに変換する電流-電圧変換回路4Aについて説明する。

[0047]

図8は、この発明の実施の形態1による電流-電圧変換回路4Aの回路構成を 示した回路図である。

[0048]

図8に示す実施の形態1の電流-電圧変換回路4Aは、電源ノードとノードN8との間に接続されゲートが図4のノードN6から引き出された信号PCCを受けるPチャネルMOSトランジスタ41と、ノードN8と接地ノードとの間に接続された可変抵抗素子42Aとを含む。可変抵抗素子42Aの抵抗値を仮にRa

とおく。

[0049]

PチャネルMOSトランジスタ41と図4のPチャネルMOSトランジスタ31,32とはカレントミラー回路を構成し、PチャネルMOSトランジスタ41には、電源電圧VCCに依存しない電流Iが流れる。そのため、オームの法則により、ノードN8からは基準電圧VREFa=I・Raが得られる。

[0050]

先述したように、電流 I は、図4に示したNチャネルMOSトランジスタ33,34のチャネル幅nw3,nw4を変化させることにより、温度依存性を任意に設定し得る。また、可変抵抗素子42Aは、図2,3の抵抗素子13,23と同様、温度係数が小さい。

[0051]

したがって、ノードN8から得られる基準電圧VREFaは、図4に示したNチャネルMOSトランジスタ33,34のチャネル幅nw3,nw4を変化させることによって、温度依存性を任意に設定することができる。また、可変抵抗素子42Aの抵抗値Raをトリミングすることによって、基準電圧VREFaを所望の電圧値に調整することが可能である。

[0052]

以上のように、実施の形態1によれば、正の温度特性を有する定電流と負の温度特性を有する定電流とを、その正の温度特性からその負の温度特性の間の温度特性となるような割合で合成し、その合成された定電流を電圧に変換することによって、基準電圧の温度依存性をある特定の範囲内で任意に設定することが可能となる。

[0053]

[実施の形態2]

実施の形態1の基準電圧発生回路10において、スタンバイ電流を低減するために電流Iの値を小さくしようとすると、同じ基準電圧VREFaの値を得るためには、電流-電圧変換回路4Aにおける可変抵抗素子42Aの抵抗値Raをその分だけ大きくする必要がある。

[0054]

しかしながら、可変抵抗素子42Aは、たとえばポリシリコンといった材料から作られるため、可変抵抗素子42Aの抵抗値Raを大きくすることは、可変抵抗素子42Aを含むチップのレイアウト面積にそのまま跳ね返ってくる。そのため、実施の形態1の電流-電圧変換回路4Aのような回路構成の場合、電流Iの値を小さくすることと可変抵抗素子42Aを含むチップのレイアウト面積を小さくすることとは、トレードオフの関係にあるという問題があった。

[0055]

ゆえに、実施の形態2の電流-電圧回路4Bでは、電流Iの値を小さくしても 可変抵抗素子を含むチップのレイアウト面積を大きくせずに済む電流-電圧変換 回路を提供する。

[0056]

図9は、この発明の実施の形態2による電流-電圧変換回路4Bの回路構成を 示した回路図である。

[0057]

図7に示す実施の形態2の電流-電圧変換回路4Bは、バイアス電圧発生部50と、ボルテージフォロワ部60と、電流バランス部70と、可変抵抗素子42Bとを含む。

[0058]

バイアス電圧発生部50は、電源ノードとノードN11との間に接続されゲートが図4のノードN6から引き出された信号PCCを受けるPチャネルMOSトランジスタ51と、ノードN11と接地ノードとの間に接続されゲートがノードN11に接続されたNチャネルMOSトランジスタ52とを有する。NチャネルMOSトランジスタ52のサイズ(チャネル幅とチャネル長との比)は、条件に応じて設定を変え得る。

[0059]

PチャネルMOSトランジスタ51と図4のPチャネルMOSトランジスタ3 1,32とはカレントミラー回路を構成し、PチャネルMOSトランジスタ51 には、電源電圧VCCに依存しない電流Iが流れる。また、NチャネルMOSト ランジスタ52はダイオード接続されており、ノードN11にはNチャネルMOSトランジスタ52のゲートーソース電圧がバイアス電圧BIASとして現れる。ここで、一般的なNチャネルMOSトランジスタにおけるゲートーソース電圧の温度依存性について説明する。

[0060]

図10は、一般的なNチャネルMOSトランジスタにおけるドレイン電流 I d とゲートーソース電圧 V g s との関係を表わした図である。なお、縦軸のドレイン電流 I d は対数目盛で表わされている。

[0061]

図10に示すように、一般的なNチャネルMOSトランジスタにおけるドレイン電流 I d とゲートーソース電圧 V g s との関係には、通常、温度依存性が存在する。しかし、ドレイン電流 I d が I d 0 のとき、低温/高温時にかかわらずゲートーソース電圧 V g s I d

[0062]

NチャネルMOSトランジスタのゲートーソース電圧Vgsは、当該NチャネルMOSトランジスタのサイズを変化させることによっても調整可能である。したがって、再び図7を参照して、NチャネルMOSトランジスタ52のゲートーソース電圧を温度依存性の消失するVgsOとなるように調整することで、温度依存性のないバイアス電圧BIASを得ることができる。

[0063]

ボルテージフォロワ部60は、電源ノードとノードN12との間に接続されゲートがノードN12に接続されたPチャネルMOSトランジスタ61と、電源ノードとノードN13との間に接続されゲートがノードN12に接続されたPチャネルMOSトランジスタ62と、ノードN12とノードN14との間に接続されゲートがノードN11からのバイアス電圧BIASを受けるNチャネルMOSトランジスタ63と、ノードN13とノードN14との間に接続されゲートがノードN15Bに接続されたNチャネルMOSトランジスタ64とを有する。

[0064]

ボルテージフォロワ部60は、ノードN11からのバイアス電圧BIASを高

入力インピーダンスで受けて、ノードN15Bに同じ値のバイアス電圧BIAS を低出力インピーダンスで出力する。

[0065]

電流バランス部70は、ノードN12と接地ノードとの間に接続されゲートが図4のノードN7から引き出された信号NCCを受けるNチャネルMOSトランジスタ71と、ノードN14と接地ノードとの間に接続されゲートが図4のノードN7から引き出された信号NCCを受けるNチャネルMOSトランジスタ72と、ノードN15Bと接地ノードとの間に接続されゲートが図4のノードN7から引き出された信号NCCを受けるNチャネルMOSトランジスタ73とを有する。

[0066]

電流バランス部70は、NチャネルMOSトランジスタ71,72,73が図4のNチャネルMOSトランジスタ35とカレントミラー回路を構成し、ボルテージフォロワ部60のノードN12,N13,N14からそれぞれ流れ出る電流をバランスする。

[0067]

可変抵抗素子42Bは、ノードN13とノードN15Bとの間に接続される。 可変抵抗素子42Bの抵抗値を仮にRbとおく。ノードN15Bにはバイアス電 圧BIASが与えられ、可変抵抗素子42Bには定電流Iが流れるため、ノード N13から得られる電流-電圧変換回路4Bの基準電圧VREFbは、

 $VREFb = BIAS + I \cdot Rb$

となる。バイアス電圧BIASは温度依存性を有さず、可変抵抗素子42Bの抵抗値Rbの温度係数も小さいため、電流-電圧変換回路4Bの基準電圧VREFbの温度依存性は、定電流Iの温度依存性とほぼ等しくなる。

[0068]

図11は、電流-電圧変換回路4Bにおける基準電圧VREFbと抵抗値Rb との関係を示した図である。

[0069]

図11に示すように、電流ー電圧変換回路4Bの基準電圧VREFbは、可変

抵抗素子42Bの抵抗値Rbの増加に比例して増大する。

[0070]

また、基準電圧VREFbは、実施の形態1の電流-電圧変換回路4Aにおける基準電圧VREFaと比較して、バイアス電圧BIASの分だけ底上げされている。そのため、電流Iの値を小さくしても可変抵抗素子42Bの抵抗値Rbの増大を抑えることができ、可変抵抗素子42Bを含むチップのレイアウト面積を大きくせずに済む。

[0071]

次に、電流-電圧変換回路4Bにおいて、可変抵抗素子の配置および基準電圧の取り出しノードを変更した電流-電圧変換回路4Cについて説明する。

[0072]

図12は、この発明の実施の形態2による電流-電圧変換回路4Cの回路構成を示した回路図である。

[0073]

図12に示す実施の形態2の電流-電圧変換回路4Cは、バイアス電圧発生部50と、ボルテージフォロワ部60と、電流バランス部70と、可変抵抗素子42Cとを含む。

[0074]

バイアス電圧発生部50,ボルテージフォロワ部60,および電流バランス部70は、図7に示した電流-電圧変換回路4Bと同等なので、ここでは説明を繰り返さない。

[0075]

可変抵抗素子42Cは、ノードN15CとノードN16との間に接続される。 可変抵抗素子42Cの抵抗値を仮にRcとおく。ノードN15Cにはバイアス電 圧BIASが与えられ、可変抵抗素子42Cには定電流Iが流れるため、ノード N16から得られる電流-電圧変換回路4Cの基準電圧VREFcは、

 $VREFc = BIAS - I \cdot Rc$

となる。バイアス電圧BIASは温度依存性を有さず、可変抵抗素子42Cの抵抗値Rcの温度係数も小さいため、電流-電圧変換回路4Cの基準電圧VREF

cの温度依存性は、定電流Iの温度依存性とほぼ等しくなる。

[0076]

図13は、電流-電圧変換回路4Cにおける基準電圧VREFcと抵抗値Rc との関係を示した図である。

[0077]

図13に示すように、電流-電圧変換回路4Cの基準電圧VREFcは、可変 抵抗素子42Cの抵抗値Rcの増加に比例して減少する。

[0078]

次に、電流-電圧変換回路 4 B, 4 Cを一つにまとめた電流-電圧変換回路 4 Dについて説明する。

[0079]

図14は、この発明の実施の形態2による電流-電圧変換回路4Dの回路構成を示した回路図である。

[0080]

図14に示す実施の形態2の電流-電圧変換回路4Dは、バイアス電圧発生部50と、ボルテージフォロワ部60と、電流バランス部70と、可変抵抗素子42Dと、トランスファゲート81~84とを含む。

[0081]

バイアス電圧発生部50,ボルテージフォロワ部60,および電流バランス部70は、図9に示した電流-電圧変換回路4Bと同等なので、ここでは説明を繰り返さない。

[0082]

可変抵抗素子42Dは、ノードN13とノードN17との間に接続される。可変抵抗素子42Dの抵抗値を仮にRdとおく。ノードN15Dにはバイアス電圧BIASが与えられ、可変抵抗素子42Dには定電流Iが流れる。

[0083]

トランスファゲート81は、制御信号PLUS, /PLUSに応じて、ノードN15DとノードN13とを接続/分離する。トランスファゲート82は、制御信号PLUS, /PLUSに応じて、ノードN15DとノードN17とを接続/

分離する。トランスファゲート83は、制御信号PLUS, \angle PLUSに応じて、ノードN13とノードN18とを接続 \angle 分離する。トランスファゲート84は、制御信号PLUS, \angle PLUSに応じて、ノードN17とノードN18とを接続 \angle 分離する。

[0084]

制御信号PLUSがHレベル(制御信号/PLUSがLレベル)のとき、トランスファゲート82,83が導通し、ノードN15DとN17およびノードN13とN18がそれぞれ接続される。このとき、電流-電圧変換回路4Dは、電流電圧回路4Bの回路構成と等価となり、ノードN18から得られる電流-電圧変換回路4Dの基準電圧VREFdは、

 $VREFd=BIAS+I\cdot Rd$ となる。

[0085]

一方、制御信号PLUSがLレベル(制御信号/PLUSがHレベル)のとき、トランスファゲート81,84が導通し、ノードN15DとN13およびノードN17とN18がそれぞれ接続される。このとき、電流一電圧変換回路4Dは、電流電圧回路4Cの回路構成と等価となり、ノードN18から得られる電流一電圧変換回路4Dの基準電圧VREFdは、

VREFd=BIAS-I・Rd となる。

[0086]

バイアス電圧BIASは温度依存性を有さず、可変抵抗素子42Dの抵抗値Rdの温度係数も小さい。そのため、電流-電圧変換回路4Dの基準電圧VREFdは、制御信号PLUS、/PLUSの状態にかかわらず、定電流Iの温度依存性とほぼ等しくなる。

[0087]

図15は、電流-電圧変換回路4Dにおける基準電圧VREFdと抵抗値Rd との関係を示した図である。

[0088]

図15に示すように、電流-電圧変換回路4Dの基準電圧VREFdは、制御信号PLUS, / PLUSの状態に応じて変化の仕方が異なる。

[0089]

制御信号PLUSがHレベル(制御信号/PLUSがLレベル)のとき、VREFd=BIAS+I・Rdとなり、基準電圧VREFdは、可変抵抗素子42 Dの抵抗値Rdの増加に比例して増大する。

[0090]

一方、制御信号PLUSがLレベル(制御信号/PLUSがHレベル)のとき、VREFd=BIAS-I・Rdとなり、基準電圧VREFdは、可変抵抗素子42Dの抵抗値Rdの増加に比例して減少する。

[0091]

このように、電流-電圧変換回路4Dは、制御信号PLUS, /PLUSの状態に応じて、可変抵抗素子42Dの抵抗値Rdの増加に対する基準電圧VREFdの変化の仕方が異なる。ゆえに、制御信号PLUS, /PLUSの状態制御と可変抵抗素子42Dの抵抗値Rdのトリミングとを組み合わせることによって、温度依存性を特定の範囲内で任意に設定可能な基準電圧VREFdを広い電圧範囲で得ることができる。

[0092]

以上のように、実施の形態2によれば、電流-電圧変換回路4の回路構成を改 良することによって、温度依存性を特定の範囲内で任意に設定可能な基準電圧を 広い電圧範囲で得ることができる。

[0093]

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

[0094]

【発明の効果】

以上のように、この発明によれば、基準電圧の温度依存性を所定の正の温度特

性から所定の負の温度特性の間に設定可能となる。


【図面の簡単な説明】

- 【図1】 この発明の実施の形態1による基準電圧発生回路10の概略的な構成を示したブロック図である。
- 【図2】 この発明の実施の形態1による定電流回路1Aの回路構成を示した回路図である。
- 【図3】 この発明の実施の形態1による定電流回路2Aの回路構成を示した回路図である。
- 【図4】 この発明の実施の形態1による電流合成回路3Aの回路構成を示した回路図である。
 - 【図5】 電流 I 1, I 2 および電流 I の温度特性を示した図である。
- 【図6】 チャネル幅を変化させることが可能なNチャネルMOSトランジスタ部33Aの回路構成を示した回路図である。
- 【図7】 チャネル幅を変化させることが可能なNチャネルMOSトランジスタ部33Bの回路構成を示した回路図である。
- 【図8】 この発明の実施の形態1による電流-電圧変換回路4Aの回路構成を示した回路図である。
- 【図9】 この発明の実施の形態2による電流-電圧変換回路4Bの回路構成を示した回路図である。
- 【図10】 一般的なNチャネルMOSトランジスタにおけるドレイン電流 Idとゲートーソース電圧Vgsとの関係を表わした図である。
- 【図11】 電流-電圧変換回路4Bにおける基準電圧VREFbと抵抗値 Rbとの関係を示した図である。
- 【図12】 この発明の実施の形態2による電流-電圧変換回路4Cの回路 構成を示した回路図である。
- 【図13】 電流-電圧変換回路4Cにおける基準電圧VREFcと抵抗値 Rcとの関係を示した図である。
- 【図14】 この発明の実施の形態2による電流-電圧変換回路4Dの回路構成を示した回路図である。


【図15】 電流-電圧変換回路4Dにおける基準電圧VREFdと抵抗値 Rdとの関係を示した図である。

【符号の説明】


1, 1A, 2, 2A 定電流回路、3, 3A 電流合成回路、4, 4A, 4B, 4C, 4D 電流-電圧変換回路、10 基準電圧発生回路、11, 12, 21, 22, 31, 32, 41, 51, 61, 62 PチャネルMOSトランジスタ、13, 23 抵抗素子、14, 15, 24, 25, 33, 34, 35, 52, 63, 64, 71, 72, 73, 101~106 NチャネルMOSトランジスタ、33A, 33B NチャネルMOSトランジスタ部、42A, 42B, 42C, 42D 可変抵抗素子、71, 72, 73, 74 トランスファゲート、111, 112, 113 ヒューズ。




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】



【図14】



【図15】



【書類名】 要約書

【要約】

【課題】 基準電圧の温度依存性を所定の正の温度特性から所定の負の温度特性 の間に設定可能な基準電圧発生回路を提供する。

【解決手段】 正の温度特性を有する定電流回路1から出力された定電流I1、および負の温度特性を有する定電流回路2から出力された定電流I2は、ともに電流合成回路3に入力される。電流合成回路3は、定電流I1,I2を、定電流I1の正の温度特性から定電流I2の負の温度特性の間の温度特性となるような割合で合成することによって、特定の範囲内で任意の温度依存性を有する定電流I=p・I1+q・I2(p,qは、ゼロの場合を含む係数)を出力する。定電流Iは、電流-電圧変換回路4に入力され、基準電圧VREFに変換される。

【選択図】 図1

出願人履歴情報

識別番号

[503121103]

1. 変更年月日 2003年 4月 1日

[変更理由] 新規登録

住 所 東京都千代田区丸の内二丁目4番1号

氏 名 株式会社ルネサステクノロジ